问题:用assign描述的语句我们一般称之为()逻辑,并且它们是属于并行语句,即于语句的书写次序无关。而用always描述的语句我们一般称之为组合逻辑或()逻辑,并且它们是属于串行语句,即于语句的书写有关。...
查看答案
问题:下列哪些Verilog的基本门级元件是多输出()A、nandB、norC、andD、not...
问题:Verilog语言规定了逻辑电路中信号的4种状态,分别是0,1,X和Z。其中0表示低电平状态,1表示高电平状态,X表示不定态(或未知状态),Z表示()。...
问题:在verilog语言中整型数据与()位寄存器数据在实际意义上是相同的。A、8B、16C、32D、64...
问题:ASIC...
问题:元件实例语句“notif1#(1:3:4,2:3:4,1:2:4)U1(out,in,ctrl);”中截至延迟的典型值为()A、1B、2C、3D、4...
问题:随着EDA技术的不断完善与成熟,()的设计方法更多的被应用于Verilog HDL设计当中。...
问题:在进程中什么情况下综合为时序电路?什么情况下综合为组合电路?...
问题:已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111,而y的4位的补码为()...
问题:在case语句中至少要有一条()语句...
问题:关于函数的描述下列说法不正确的是()A、函数定义中不能包含任何时序控制语句;B、函数至少有一个输入,包含任何输出或双向端口;C、函数只返回一个数据,其缺省为reg类型;D、函数不能调用任务,但任务可以调用函数。...
问题:下列数组描述中不正确的代码是()。A、integer cou [7:0] ;B、reg bool [16:0] ;C、integer mat [4:0][0:127] ;D、reg [8*8:1] carray_value;...
问题:Verilog HDL语言进行电路设计方法有哪几种?...
问题:RTL...
问题:根据调用子模块的不同抽象级别,模块的结构描述可以分为()A、模块级B、门级C、开关级D、寄存器级...
问题:SOPC...